※上記の広告は60日以上更新のないWIKIに表示されています。更新することで広告が下部へ移動します。

uPD659xx Family
 NEC(NECエレクトロニクス)のゲートアレイ設計ルール/プロセス。

主な仕様

遅延時間 内部ゲート 145ps(2入力NAND,ファンアウト2,標準配線長)
パワーゲート 119ps(2入力NAND,ファンアウト2,標準配線長)
入力バッファ 188ps(ファンアウト1,標準配線長)
出力バッファ 1400ps(負荷容量:15pF)
出力ドライブ能力 最大 24mA
インターフェイス 3.3V インターフェイス
5V用インターフェイス
3.3V PCIバスインターフェイス
ローノイズバッファ
高速インターフェイス(開発中) GTL,HSTL,PECL
RAMマクロ シングルポート、デュアルポートタイプ
ソフトマクロタイプ  最大5Kビット
25種類(最大20ビット×256ワード)
コンパイルタイプ 最大8Kビット
32~1024ワード×2~128ビットの範囲で1ビット・2ワード単位で指定可能
電源電圧 3.3V±0.3V
プロセス 0.35um,SiゲートCMOS,アルミ2層/3層配線

uPD659xx Family 詳細

 *1:実際に使用できる信号端子数は、使用パッケージの種類、電源端子数により異なります。
品  名 敷き詰めゲート数 使用可能ゲート数 端子数 *1 配線層
uPD65906 190152 76060 160~364 2
uPD65926 114091 3
uPD65907 249948 99979 160~364 2
uPD65927 149968 3
uPD65908 317904 127161 160~528 2
uPD65928 190742 3
uPD65909 376740 150696 160~528 2
uPD65929 226044 3
uPD65910 462088 184835 208~528 2
uPD65930 277252 3
uPD65911 629824 251929 208~528 2
uPD65931 377894 3
uPD65913 805580 322232 208~528 2
uPD65933 483348 3
uPD65915 1076032 430412 208~528 2
uPD65935 645619 3
uPD65917 1545240 618096 304~528 2
uPD65937 927144 3
uPD65919 1990600 796420 304~528 2
uPD65939 1194360 3

参考資料


関連リンク